NONVOLATILE SEMICONDUCTOR MEMORY DEVICE Patent Number: JP59205763 Publication date: 1984-11-21 Inventor(s): **SUMIHIRO NAOTAKA** Applicant(s): NIPPON DENKI KK Requested Patent: JP59205763 Application Number: JP19830080358 19830509 Priority Number(s): IPC Classification: H01L29/78 EC Classification: Equivalents:

Abstract

PURPOSE:To obtain a nonvolatile memory having high reliability by forming gate electrodes shaped to a first MISFET having a memory transistor function and a second MISFET having a transistor function for selection in a self-alignment manner when these MISFETs are formed to the same semiconductor substrate. CONSTITUTION:A plurality of thick oxide films 36 for insulating and isolating fields are formed on a P type Si substrate 35 at regular intervals, and N<+> type drain regions 39 for memory transistors are shaped to one parts of the substrate 35 exposed among the oxide films 36, and coated with tunnel oxide films 38. The films 36 positioned among these oxide films 38 are connected previously by gate oxide films 37, and an N type polycrystalline Si film 40, a gate oxide film 41 and an N type polycrystalline Si film 42 are laminated and deposited on the whole surface. These laminates are patterned positioned on the regions 39, and the Si films 40 and gates 43 for transistors for selection positioned on the Si films 40 are formed on the surfaces except the regions 39. The whole surface is protected by an inter-layer insulating film 45.

Data supplied from the esp@cenet database - I2

(9) 日本国特許庁 (JP)

① 特許出願公開

⑫公開特許公報(A)

昭59-205763

⑤Int. Cl.³
H 01 L 29/78

識別記号

庁内整理番号 7514-5F ④公開 昭和59年(1984)11月21日

発明の数 1 審査請求 未請求

(全 6 頁)

國不揮発性半導体記憶装置

顧 昭58-80358

②出 願昭58(1983)5月9日

仍発 明 者 住廣直孝

20特

東京都港区芝五丁目33番1号日

本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

個代 理 人 弁理士 内原晋

明細 有

発明の名称
 不揮発性半導体記憶装置

2. 特許請求の範囲

も一部で第1のゲート電極に接続された、前記第 2のMIS電界効果トランジスタとで構成された メモリセルを有することを特徴とする不揮発性半 連体記憶装置。

3. 発明の詳細な説明

本発明は不揮発性半導体記憶装置に関し、特に 浮遊ゲートを有するMIS電界効果トランジスタ からなる電気的書き込み、ならびに消去可能な不 揮発性半導体記憶装置に関する。

電気的書き込みならびに消去可能な不輝発生半 導体配慮装置は、主としてリードオンリーメモリ (ROM)として用いられ、電気的書き込み、消 去が可能な動作機構からエレクトリカル イレイ ザブル ブログラマブル リードオンリーメモリ (EEPROM)と称せられる。

現在良く知られているEEPROMの一つに、 浮遊ゲートに電荷を審積する浮遊ゲート型がある。 書き込み、消去は浮遊ゲートに電荷を注入注出す ることによってなされる。電荷注入注出の方法は ファーラーノルトハイムトンネルによる電子注入、電子注出アバランシェブレークダウンを利用する 正孔注入、電子注入、チャンネル内の高電界を利 用するチャンネル電子注入等の方法が考えられ、 そのりちいくつかの組合せが発表されている。

第1図は、ファーラーノルトハイム電子注入による前去とファーラーノルトハイム電子注出の MIS EEPROMの IS EEPROMO IS EEPROM

は制御ゲート8、シリコン基板1、ソース領域2を接地しドレイン領域3に高正電位を印加することにより、浮遊ゲート6からトンネル酸化膜4を通ってドレイン領域3へ電子が注出されることによりなされる。ところが書き込みを行なった際に浮遊ゲート6に於ける電子を注出し過ぎると正孔が蓄積されているような状態になる為、メモリトランジスタはデブレッション動作することになり、読み出し時において非選択、即ち制御ゲート電圧が等であっても電流が流れてしまう。

とのため、第2図に示す様にメモリトランジスタに選択用トランジスタを接続して、1つのメモリセルを構成する方法がとられる。図において、9は選択用トランジスタのドレイン領域、3'はソース領域、10は選択ゲート酸化膜、11は選択ゲートを示している。読み出し時において非選択の場合、選択ゲート電圧が等であるから電流が流れてしまりことはない。

第3図はメモリセルアレイを構成する時の平面 . 図を示し、第4図は第3図のA-A/断面を、第5

図はB-B'断面を製造プロセスフローに従って示す図である。ここでは、ファーラーノルトハイムトンネルが行なわれる薄いトンネル酸化膜は製造上、マスク目合せの位置ずれによる面積変動がないように、ドレイン領域とフローティングゲートに自己整合されるように設計されている。

以下に第3図、第4図、第5図を用いて、製造 ブロセスの概略を説明する。

まず、P型シリコン基板 1 7 上に第 3 図のマスクパターン 1 2 を用いて、フィールド絶縁分離酸化膜 1 8 を形成する(第 4 図(a)、第 5 図(a))。次にトンネル酸化膜下のメモリトランジスタドレイン領域をなるべく部位に第 3 図のマスクパターン 1 3 を用いて、n + 領域 2 1 を形成し、メモリトランジスタの第 1 のゲート酸化膜 1 9 を形成したのち、マスクパターン 1 3 を用いて第 1 のゲート酸化膜を除去し、薄いトンネル酸化膜 2 0 を形成する(第 4 図(b)、第 5 図(b))。次にフローティングゲートを形成する多結晶シリコン膜 2 2 を成長し、n型にドーブしたのちマスクパターン 1 4 を

用いてエッチング除去する (第4図(c)、第5図(c))。 次に第1のゲート酸化膜を除去し、メモリトラン ジスタの第2のゲート酸化膜23と選択用トラン ジスタの選択ゲート酸化膜24を形成したのち、 メモリトランジスタの制御ゲートと選択用トラン ジスタの選択ゲートを形成する多結晶シリコン膜 を成長しn型にドープする(第4図(d)、第5図(d))。 次にマスクパターン15(15.-1はメモリトラン ジスタ制限ゲートを形成し、15-2は選択用ト ランジスタ選択ゲートを形成する。)を用いて多結 晶シリコン、第2のゲート酸化膜及び選択ゲート 酸化膜、多結晶シリコンをエッチング除去する。 このときフローティングゲートを形成する多結晶 シリコンは制御ゲートに自己整合され、制御ゲー ト下に第3図の14と15-1のオーパーラップ したパターンが残る (第 4 図(e)、第 5 図(e))。 次 ・に第1のゲート酸化膜を除去し、Asをイオン注入 してソース、ドレインとなるロ+ 領域 2 7を形成 したのち層間酸化膜28を形成し、第3図マスク パターン16を用いて層間酸化膜を除去すること

によりコンタクト孔を開孔する(第4図(f)、第5図(f))。以下、アルミからなる配譲層を形成するが、ことでは説明を省略する。

以上述べた従来技術においては、以下に述べる 大きな問題点がある。メモリトランジスタは浮遊 ゲートを有するため、二層の多結晶シリコンを有 する構造とならざるをえないが、選択用トランジ スタはメモリトランジスタではないから一層多結 晶シリコン構造としなければならない。選択ゲー トを浮遊ゲートを有する構造することはスレッシ ョルド電圧が高くなり、浮遊ゲートに電荷が注入 されてスレッショルド電圧が変動する可能性が大 きい。そのため第4図(e)に示す様に、選択ゲート と制御ゲート形成後、第2のゲート酸化膜除去の 時、選択ゲート酸化膜も除去されるため浮遊ゲー トを形成する多結晶シリコンを除去する時に選択 ゲートのソースドレイン領域となるシリコン基板 がエッチングされてしまい表面形状はあれてしま う。その後形成されるソースドレインのn+領域 は実効的に深い n + 領域となり、しかも深さは表

面形状を反映したものになり、選択用トランジス タの特性を不安定なものにしてしまり。

本発明の目的は、上述した欠点の除去された十 分な高信頼性を有する不揮発性半導体記憶装置を 掛供することにある。

された第2のMIS電界効果トランジスタとで構成されたメモリセルを有する不揮発性半導体記憶装置にある。

以下図面を参照し、本発明の装置について詳述

第6図は本発明によるメモリセルアレイの平面 図を示し、第7図は第6図のA-A/断面を、第8 図はB-B/断面を製造プロセスに従って示す図で ある

まずP型シリコン基板35上に第6図のマスクパターン29を用いて、フィールド絶録分離酸化 膜36を形成する(第7図(a)、第8図(a))。次に 第6図のマスクパターン30を用いて、トンネル 酸化膜下となるドレイン領域にn+領域39を形成し、第1のゲート酸化膜37を形成し、マスクパターン30を用いて第1のゲート酸化膜を除去 し、薄いトンネル酸化膜38を形成する(第7図(b)、第8図(b))。次に第1の多結晶シリコン膜40を形成しn型にドーブする(第7図(c)、第8図(c))。次に第2のゲート酸化膜41を形成し、

第6図のマスクパターン32を用いて第2のゲー ト酸化膜を除去し、第2の多結晶シリコン膜を形 成しn型にドーブする。(第7図(d)、第8図(d))。 次に第6図のマスクパターン33を用いて第2の 多結晶シリコン膜を除去する。第6図の33-1 はメモリトランジスタの制御ゲート42を形成し 33-2は選択用トランジスタの選択ゲート43 を形成する。続いて第2のゲート酸化膜41を除 去し、第1の多結晶シリコン膜40を除去する。 との時、メモリトランジスタの浮遊ゲートはすく なくともチャネル上で制御ゲート42に自己整合 されており、浮遊ゲートのパターンは第6図で 33-1と31のオーバーラップした部位となる。 また、選択用トランジスタの第1の多結晶シリコ ン40は、32の部位で選択ゲート43に接続さ れ、チャネル上で選択ゲート43に自己整合され る (第7図(e)、第8図(e))。 次に第1のゲート酸 化膜37を除去し、Asをイオン注入してソース ドレイン領域を形成した後、層間酸化膜 45を形 成し第6図のマスクパターン34を用いて酸化膜

を除去しコンタクト孔を開孔する(第7図(f)、第8図(f))。以下、A』からなる配線層を形成するが、ことでは説明を省略する。

以上述べた様に、選択用トランジスタはメモリトランジスタの浮遊ゲートを制御ゲートに自己整合に形成する多結晶シリコンのエッチング時に、同様に選択ゲートに自己整合に第1の多結晶シリコンをエッチングするので、チャネル近傍のソースドレイン領域のシリコン基板はエッチングされず、特性に不安定性を与える要素はない。また、第1の多結晶シリコンは選択ゲートに接続されており、スレッショルドが高くなる事はない。

以上の様に本発明により、十分な高信頼性を有する不揮発性半導体記憶装置が得られる。なお、 との実施例では薄い酸化膜を通してのファーラー ノルトハイムトンネル注入、注出による書き込み、 消去を行なりEEPROMをとりあげたが、本発 明はメモリトランジスタと選択用トランジスタと でメモリセルを構成するEEPROMすべてに有 用であることはいりまでもない。

ジスタのゲート酸化膜、11 ……選択ゲート、12,13,14,15-1,15-2,16,29,30,32,33-1,33-2,34 ……マスクバターン、17,35……P型シリコン基板、18 ……フィールド酸化膜、19,37 ……第1のゲート酸化膜、20,38 ……トンネル酸化膜、22,40 ……多結晶シリコン膜、23,41 ……第2のゲート酸化膜、24 ……選択用トランジスタのゲート酸化膜、27 ……ソース、ドレイン領域、28,45 ……層間酸化膜、39 …… n+ 領域、42 ……メモリトランジスタの制御ゲート、43 ……選択用トランジスタのゲート、である。


代理人 弁理士 内 原





4. 図面の簡単な説明

第1図はファーラーノルトハイムトンネル注入 注出により書き込み、消去動作を行なりメモリト ランジスタの断面構造を示し、第2図はメモリト ランジスタに選択用トランジスタを接続して構成 されるメモリセルの断面構造を示す。第3図は従 来技術により構成されるメモリセルアレイの平面 図を示し、第4図(a)~(f)、第5図(a)~(f)は各々製 造プロセス順に従って、第3図の各々A—A′、B 一B'の断面を示す図である。第6図は本発明の実 施例のメモリセルアレイの平面図を示し、第7図 (a)~(f)、第8図(a)~(f)は各々製造プロセスに従っ て第6図の各々A—A′、B—B'の断面を示す図で ある。

なお図において、1 …… P型シリコン基板、2 …… ソース、3 …… ドレイン、4 …… 酸化膜、5 …… 第1のゲート酸化膜、6 …… 浮遊ゲート、7 …… 第2のゲート酸化膜、8 …… 制御ゲート、9 …… 選択用トランジスタのドレイン、3′…… 選択用トランジスタのソース、10 …… 選択用トラン







特價昭59-205763 (6)

